Durante dos décadas, la industria de los semiconductores chocó contra un límite cada vez más difícil de superar: el punto en el que los transistores se vuelven tan pequeños que las leyes de la física ya no alcanzan. 

El jueves, IBM anunció que encontró una salida a ese problema y presentó la que define como la primera tecnología de chips sub-1 nanómetro del mundo. El avance parte de un nuevo diseño de transistor en el nodo de 0,7 nm, equivalente a 7 angstroms, una escala que se mide según el ancho de átomos individuales.

El chip impacta por su capacidad: reúne casi 100 mil millones de transistores en una pieza de silicio del tamaño aproximado de una uña. Según los resultados técnicos de IBM, eso implica un rendimiento hasta un 50 % superior o una eficiencia energética un 70 % mejor frente a su antecesor de 2 nm.

Los puntos más destacados:

• 100 mil millones de transistores.
• Ocupa apenas un espacio similar al tamaño de una uña.
• Duplica la densidad del chip de nodo de 2 nm de IBM.
• Los transistores se apilan en forma vertical y se organizan de manera escalonada dentro de una arquitectura de chip 3D llamada Nanostack.
• Hasta un 50 % más de rendimiento.
• Hasta un 70 % más de eficiencia energética.
• Permitirá una escalabilidad del 40 % en la SRAM, lo que, según IBM, representa el mayor avance en al menos una década.

La mejora prometida en eficiencia resulta clave: el auge de la IA generativa convirtió el consumo energético de los chips en uno de los grandes problemas de la industria informática, con centros de datos sobrecargados y falta de agua para la refrigeración. Un chip capaz de hacer el mismo trabajo con un 70 % menos de energía ayudaría a aliviar ambos frentes.

El avance parte de una nueva arquitectura que IBM llama "nanostack" y que, según la compañía, representa el primer diseño de transistor tridimensional basado en nanohojas de la industria. 

En términos simples, en vez de reducir cada vez más el tamaño de los transistores sobre un mismo plano, IBM los apiló en vertical y los ordenó de manera escalonada mediante integración secuencial 3D, con más capacidad de procesamiento en el mismo espacio. AMD, Intel y Nvidia ya venden chips "apilados en 3D", pero apilan encapsulados, no transistores. El nanostack de IBM trabaja a nivel de transistor, una tarea bastante más compleja.

Hay otra ventaja: como cada capa se fabrica por separado, los ingenieros pueden mezclar distintos materiales en cada una y regular de forma independiente el rendimiento y el consumo energético. I

BM asegura que ya validó este método con inversores CMOS funcionales y que demostró una mejora del 40 % en la memoria SRAM, la memoria rápida integrada al chip que alimenta las cargas de trabajo de IA con gran demanda de datos.

"Con nuestra nueva arquitectura de nanoapilamiento, no solo estamos creando transistores más pequeños, sino que estamos reinventando la forma en que se construyen los chips para ofrecer mucha más potencia y eficiencia energética", dijo Jay Gambetta, director de IBM Research y miembro de IBM. Además, lo calificó como "un momento histórico en la informática, que impulsa la tecnología más allá de la era del nanómetro hasta la escala de los átomos", completó.

Durante años, la industria se preguntó en voz alta si la Ley de Moore, la acumulación sostenida durante décadas de cada vez más transistores en los chips, estaba cerca de su final. La hoja de ruta de nanoapilamientos de IBM proyecta al menos otra década de miniaturización por debajo de 1 nm, una señal de que todavía queda más margen de mejora del que temían los escépticos.

IBM no avanza sola con este desarrollo.

El trabajo se realiza en un centro de investigación de punta ubicado en Albany, Nueva York, que pronto recibirá una herramienta de litografía EUV de alta apertura numérica desarrollada por ASML, la máquina de última generación necesaria para imprimir circuitos de este tamaño.

Socios como Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions colaboran en el desarrollo de los procesos asociados, un trabajo que, según IBM, ya derivó en dispositivos funcionales.

Por ahora, el chip de menos de 1 nm es un hito de investigación, no un producto comercial. IBM afirma que prevé llevarlo a producción dentro de cinco años. Si lo consigue, o incluso antes, y si sus competidores no se adelantan, probablemente se convierta en un producto importante y rentable.

*Este artículo fue publicado originalmente por Forbes.com